世界初*、CMOSへ搭載可能な圧電MEMSデバイス向け量産用低温PZTスパッタリング技術を開発

報道関係者各位



リリース日：2015年3月25日

世界初*、CMOSへ搭載可能な圧電MEMSデバイス向け
量産用低温PZTスパッタリング技術を開発


株式会社アルバック


株式会社アルバック(本社 神奈川県茅ヶ崎市、代表取締役執行役員社長 小日向久治、以
下アルバック)は、次世代のMEMSデバイスで主流となるCMOS搭載MEMSデバイス向け量
産用低温PZTスパッタリング技術を世界に先駆けて開発しました。


【背景】


IoTに代表される“スマート社会”を実現する高性能・高付加価値デバイスであるスマートフ
ォンやタブレットPC、自動車などには、加速度センサやジャイロセンサ、さらに圧力センサ
などが使われています。近年、これら機能の根幹となる圧電材料として、PZT（チタン酸ジ
の薄膜を用いた圧電MEMS (Micro Electro Mechanical Systems)
ルコン酸鉛, Pb(Zr,Ti)O3）
デバイスの需要が高まっております。実用例として他にはインクジェットヘッドやカメラの
オートフォーカス用アクチュエータなどがあります。さらに次世代技術として、圧電MEMS
を半導体先進デバイスのCMOS（Complementary Metal Oxide Semiconductor)と融合する
ことでデバイスの高性能化・多機能化・小型化を図り、応用範囲の飛躍的拡大を目指した動
きが加速しています。
実用化で最も有力とされているPZT圧電MEMSの場合、一般的にPZT薄膜の結晶化温度は
スパッタリング法で600℃程度、Sol-Gel法で700℃程度と高温プロセスが必要なため、500℃
以下の低温プロセスが必要なCMOSへの搭載が困難でした。アルバックは、独自技術により
CMOSへ搭載可能な圧電MEMSデバイス用PZT薄膜を500℃以下のスパッタリングプロセス
により形成し、最高レベルの圧電性能と素子の信頼性に必要な高絶縁耐圧、耐疲労性能を満
たす技術を世界で初めて実現することができました。


【技術の概要】


PZT薄膜を用いた圧電素子はシリコン基板上に密着層、下部電極層、バッファ層、圧電層
(PZT)、上部電極層と大きく分けて5つの層で形成されます。これら全てを積層した構造はア
ルバックの枚葉式スパッタリング装置「SME-200」で一貫して形成可能です。一貫成膜する
ことで、各積層膜に対して最適化されたプロセス室で連続的な処理を行うことができ、再現

---

性の高い積層プロセスの実現と、スループットの改善が可能です。この装置はMEMSデバイ
ス製造ラインでは大型基板にあたるφ8インチシリコン基板へ高均一で安定的に素子形成す
ることを技術開発の前提としています。よってDC及びRFマグネトロンスパッタリング室、結
晶化促進のためのRTA（Rapid Thermal Annealing)室等、最大7室のプロセス室と、ロードロッ
ク室（仕込/取出室）の搭載が可能となります。
アルバックのPZTスパッタリング装置は、高揮発性材料の鉛を含むPZT特有の鉛組成制御と
安定成膜技術を実現した誘電体専用スパッタリングチャンバを採用し、加熱した基板上に
PZT薄膜を結晶成長させながら堆積させることができます。また、PZT薄膜の低温プロセスの
実現にはアルバック独自のプロセス技術としてバッファ層をはじめとする新技術を採用し、
500℃以下の低温プロセスでありながら、PZT薄膜の膜厚2.0 µmにおける電気特性は圧電定数
(e31) : - 17 C/m2 , 絶縁耐圧: ±100V、サイクル特性: >1011回であり、PZT薄膜において世界
最高レベルの性能を量産条件で確認しています。


【特長】


1. 誘電体専用スパッタリングチャンバの採用による、大型シリコン基板（φ8インチ）へ
の高均一で安定した成膜技術
2. PZT薄膜の高速成膜と高スループット
3. 独自プロセスによる500℃以下の低温プロセスで高性能なPZT薄膜を量産技術で実現
4. PZT薄膜圧電膜の一貫形成（量産）が可能で再現性の高い積層プロセスを実現




【今後の展望】


本技術は、これまでPZT成膜時の高温プロセスにより制約のあったMEMSデバイス製造工
程や基板ならびに電極膜の材質の選択肢を広げ、既存のMEMSデバイスの高性能化・多機能
化・小型化に貢献します。アルバックは、ソリューションでMEMSデバイス技術をリードし、
IoT社会の実現に向けた自立型センサ向けのセンシング素子、環境発電素子やマイクロロボッ
トなどの最先端技術へ大きく貢献できるものと確信しています。


*当社調べ2015年3月25日時点

---

【装置写真】




スパッタリング装置「SME-200」 俯瞰写真 8チャンバ構成
（7室のプロセス室とロードロック室）


【従来性能との比較】




本技術で作製したPZT薄膜の圧電定数(左図)及び絶縁耐圧(右図)：Novel




本件に関するお問合せ先 株式会社アルバック
電子機器事業部 PM1部
西山 穣
TEL: 0467-89-2139 / FAX:0467-89-2297
関連ウェブサイト http://www.ulvac.co.jp/
http://www.ulvac.co.jp/products_j/

---